在PCB電磁兼容設計中，需要注意的主要問題，就是電源和接地的干擾問題。因此，為了使該問題得到有效解決，那么，就要針對電源和接地在PCB電磁兼容設計中產生的干擾問題進行具體地分析。

一、電源在PCB電磁兼容設計中的干擾分析

電子電路需要經過電源電路才能接到電網，因此，電網產生的噪聲可以利用電源電路對電子線路進行干擾。在印制電路板的實際設計中，電源噪聲的形成主要是由電源產生的電磁兼容問題，其表現在以下三方面中：首先，目前模擬器件、數字器件、數字模擬混合器件廣泛地應用于電子產品中。但是，這些器件在實際的應用中，會使電路板內的電源電壓以及地電平產生波動，進而使信號波形產生衰減震蕩或者是尖峰過沖，使IC電路噪聲容限產生下降的情況，導致工作線路產生錯誤。其次，很多的電子電路其主要的供電系統都是通過交流變壓，隨后進行整流、濾波以及穩壓進而得到的，那么，電源的噪聲其主要的傳播途徑就是變壓器的耦合。最后，因為輸電線本身是存在電阻的，當電源產生問題的時候，如：斷電、過壓、欠壓等故障，這些問題都會形成噪聲干擾，那么，這些干擾大都是進行緩慢變化的，這種形式就是在電源中形成的慢變化干擾。

二、接地在PCB電磁兼容設計中的干擾分析

地線在電磁兼容設計中，它不僅能夠成為信號低阻抗回路，而且還是電位基準點中的等電位點。但是，地線的電位不是恒定的，在地線中，存在最多的干擾就是，由地環路的電流所產生的，即地環路干擾。信號回流源的低阻抗路徑是地線電路干擾地線中的實質問題。因為地線所產生的阻抗不為零，從而使地線各點形成電位差，造成電路的工作線路產生錯誤，導致產生地線干擾。而地線的阻抗現象，是通過導線電感產生的，其運行的頻率如果越高，產生的阻抗也就越大，那么。以上現象也是產生電磁干擾問題的重要原因。由此可見，想要使這些干擾問題有效地減少，就要重點針對地線的阻抗進行減少，這對整個數字電路都是非常重要的。

地環路產生的干擾現象，因為其地線阻抗，所以，在大電流流經地線的時候，就會形成比較大的電位差。例如：在兩個功率比較大的電器中，因為，其電路不夠平衡，不同的導線其電流是不一樣的，進而使差模電壓產生，形成環路干擾的情況。在多個電路共同使用同一段地線的時候，因為地線阻抗所產生的影響，其中，一個電路當中的地電位的形成，會對另一個電路的工作電流，在一定的程度上產生限制，那么，一個電路所產生的信號同時也能夠耦合到另一個電路中，進行使公共阻抗的干擾現象產。

隨著電子技術的飛速發展，電子產品越來越來越趨向高速、寬帶、高靈敏度、高密集度和小型化，這種趨勢導致了電路板設計中電磁兼容（EMC）問題的嚴重化，特別是電源和地線的電磁干擾（EMI）問題，成為目前電磁兼容設計中急待解決的技術難題和系統工程。

1．電源和接地在電磁兼容中的影響

電磁兼容性是指設備或者是系統在其電磁環境中能正常工作且不對該環境中任何事物構成不能承受的電磁干擾的能力。電磁兼容包括干擾源、耦合通路和敏感體三要素。隨著數字時代電子產品的發展，特別是高速設計中，數字電路使電子產品的電磁輻射加重，同時，信號線之間的串擾問題和電容耦合也大大增加。這種干擾主要是由于電源電網噪聲的污染以及地線存在阻抗不匹配造成的，包括來自變壓器的電源噪聲、電源總線電壓瞬變造成的電磁輻射、接地系統偏離零電位過大造成的干擾電壓、傳輸線路始端和終端的地線噪聲等。因此，在數字電子設備的抗干擾對策上，電源噪聲和接地阻抗成為電磁干擾主要的研究對象，合理進行電源和地線的設計和布局成為解決EMC問題的關鍵途徑。

2．電源和接地在電磁兼容中的干擾分析

2．1電源干擾分析

由于電子電路通過電源電路接到電網，所以電網的噪聲可以通過電源電路干擾電子線路。在電路板設計中，由電源造成的電磁兼容問題主要是電源噪聲，主要表現在下面三個方面：

（1）眾多的電子產品大量應用數字器件、模擬器件及數字模擬混合器件，如DSP芯片、CPU、動態RAM、D/A變換器和其他數字邏輯器件等，它們工作時會引起電路板內電源電壓和地電平波動，導致信號波形產生尖峰過沖或衰減震蕩，造成IC電路的噪聲容限下降，從而引起誤動作。

（2）大部分電子電路的供電系統是采用交流變壓→整流→濾波→穩壓得到，因此變壓器的耦合成為電源噪聲傳播的主要途徑。變壓器的初次級線圈存在分布電容，通常達幾百pF，對高頻噪聲有很低的阻抗，電網高頻尖峰脈沖能夠穿越變壓器而產生電源噪聲。

（3）由于輸電線存在電阻，當電源過壓、欠壓、斷電等故障均能產生噪聲干擾，這些干擾常常是緩慢變化，稱為電源的慢變化干擾。

2．2地線干擾分析

地線不僅作為電位基準點的等電位點，還可以作為信號的低阻抗回路。它的電位并不是恒定的，地線上最常見的干擾就是地環路電流導致的地環路干擾.

（1）地線電磁干擾

地線的實質是信號回流源的低阻抗路徑。由于地線的阻抗不為零，引起地線各點電位差的形成，從而造成電路的誤動作，形成地線干擾。而地線阻抗主要是由導線的電感引起的，頻率越高，阻抗越大，這也是造成電磁干擾的主要因素。因此，減少這些干擾重點在于盡可能減小地線的阻抗，對于數字電路尤為重要。

（2）地環路干擾

由于地線阻抗的存在，當大電流流過地線時，會產生很大地電位差。如圖1，兩大功率電器由于電路的不平衡性，每根導線電流不同，形成差模電壓，構成環路干擾。這種干擾主要是由電纜與地線構成的環路電流產生的，稱為地環路干擾。

                圖1                                                  圖2

（3）公共阻抗干擾

當多個電路共用一段地線時，由于地線阻抗的影響，一個電路的地電位會受另一個電路工作電流的限制，同時，一個電路的信號也會耦合進入另一個電路，形成公共阻抗干擾。如圖2所示。

3．電磁兼容設計的處理對策

由于電磁干擾主要是由電源線和地線的阻抗和分布電感引起的，按照Er=IR和EL=L（dI/dt），電流的變化率越快，分布電感產生的感應電壓就越大。在高速電路板設計中，由于時鐘頻率很高，而且電流的變化很快，所以“dI/dt”很大，電磁干擾問題就更加明顯和突出。

3．1電源線的電磁兼容設計處理

（1）根據印制板電流的大小，盡量加大電源線寬度，減少環路電阻，同時，使電源線、地線的走向和數據傳遞的方向一致，有助于增強抗噪聲能力。

（2）盡量選用貼片元件，縮短引腳長度，減少去耦電容供電回路面積，減少元件分布電感的影響，有利于實現電磁兼容。

（3）在電源變壓器前端加裝電源濾波器，抑制共模噪聲和串模噪聲，隔離外部和內部脈沖噪聲的干擾。

（4）印制電路板的供電線路應加上濾波器和去耦電容。在板的電源引入端加上較大容量的電解電容作低頻濾波，再并聯一只容量較小的瓷片電容作高頻濾波。

（5）不要把模擬電源和數字電源重疊放置，避免產生耦合電容，造成相互干擾。

3．2地線的電磁兼容設計處理

（1）為了減少地環路干擾，必須想辦法消除環路電流的形成，具體可以采用光隔離器、變壓器、共模扼流圈切斷地環路電流的形成或者采用平衡電路消除環路電流等。

（2）為了消除公共阻抗的耦合，可減小公共地線部分的阻抗，加粗地線或對地鋪銅處理；另一方面可以通過適當的接地方式避免相互干擾，比如并聯單點接地（圖3）或串并聯混合單點接地（圖4），徹底消除公共阻抗。

圖3 并聯單點接地

 圖4串并聯混合單點接地

（3）數字地和模擬地要分開，并單獨設置模擬地和數字地。低頻電路為防止串擾，地線應盡量采用單點并聯接地，高頻電路宜采用多點串聯接地，地線要短而粗，高頻元件周圍盡量用柵格狀大面積鋪銅加以屏蔽。

（4）對于多層板，應專門設置地線層。

（5）印制板導線的電感與長度和長度的對數成正比，與寬度的對數成反比，為減少地線的電感，應盡量減小導線的長度。

4．結束語

電源和地線的干擾問題是電磁兼容設計中必須慎重考慮并解決的關鍵一環，它與電路板的性能有著密切的聯系，但它只是電磁兼容設計中的一部分，在EMC設計中，還要考慮反射噪聲、串擾噪聲、輻射發射噪聲、退耦電容、元件布局和其他工藝技術問題等因素的影響和干擾。通常，采用以上的抗干擾措施，可大大地消除電源和地線的電磁干擾，但過多的采用抗干擾措施，也會產生新的干擾，導致系統成本的增加，系統可靠性下降。所以應根據設計條件和目標要求，合理采用抗EMI措施，設計出具備良好EMC性能的電路板。